Der PCI-Bus und seine Variationen

Der PCI-Standard (Peripheral Component Interconnect) wurde 1991 als Nachfolger für den ISA-Bus eingeführt und findet sich heute noch in jedem handelsüblichen PC. Beispiele für PCI-Einsteck-Karten: Die Mess- und Steuer-Karten der ME-Serie.

Der CompactPCI-Standard basiert auf einer Erweiterung des PCI-Busses durch das PICMG-Konsortium (PCI Industrial Computer Manufacturers Group). Ziel der Erweiterung war es, den PCI-Bus "industrietauglich" zu machen:

• Robuste, mechanische Ausführung (Bus-Verbinder, Montage/Auswurf-Mechanismus, Kartenführung etc.).
• Standardisierung (einheitliches 3 HE Europa-Karten-Format, Sonderfall: 6 HE Systeme).
• Anschlüsse von der Chassis-Vorderseite oder per Rear-I/O von der Rückseite.
• Erweiterbarkeit durch Backplane mit vielen Slots.
• Zukunftssicherheit durch passive Backplane und austauschbare CPU-Module im CompactPCI Karten-Format.

CompactPCI-Chassis gibt es als 19"-Rack-Einschübe oder Desktop-Gehäuse. Es werden passive Backplanes verwendet, im Spezialfall mit Rear-I/O (d. h. I/O-Anschlüsse über Verbinder J2, keine Verbinder auf dem Frontblech). Die Bus-Verbinder J1 und J2 (J2 nur bei Rear-I/O) sind 110-polige 2 mm IEC 1076-4-101 Bellcore Stecker. Der CompactPCI-Bus hat eine Bus-Breite von 32 bit (optional 64 bit) bei 33 MHz und einen Durchsatz (Daten) von 132 MB/s bzw. Burst 265 MByte/s. Das CPU-Modul sitzt bei CompactPCI-Systemen im Slot ganz rechts.

Beispiele für PCI-Einsteck-Karten: Die Mess- und Steuer-Karten der ME-Serie.

PXI (PCI Extension for Instrumentation, www.pxisa.org) definiert folgende Synchronisations-Funktionen zusätzlich zu PCI/CompactPCI:

• Trigger-Bus: 8 Leitungen, die zu jedem Slot eines PXI-Bus-Segments geführt sind. Werden genutzt für TTL-Signale wie Trigger oder Takt/Clock.
• Star-Trigger-Bus: Gruppe aus 13 bidirektionalen Leitungen, verbinden Slot 2 (Star Trigger Controller Slot) mit jedem der 13 möglichen Slots im primären und sekundären Bus-Segment. Werden genutzt für den Austausch von Triggern zwischen Slot 2 und anderen Slots mit geringem Versatz.
• Local-Bus: Gruppe aus je 13 Leitungen, verbinden jeden Slot mit seinem rechten und linken Nachbar-Slot (der rechte und linke Bus sind dabei voneinander unabhängig). Für TTL- oder Analog-Signale.
• 10 MHz TTL Clock: Synchronisations-Takt, den die Backplane allen Slots zur Verfügung stellt.

Diese zusätzlichen Signale, die PXI gegenüber CompactPCI bietet, liegen auf dem Verbinder J2. Da PXI ansonsten die gleiche Mechanik und den gleichen Formfaktor verwendet, wie CompactPCI, können CompactPCI Karten, die nur mit dem Bus-Verbinder J1 ausgestattet sind (also ohne Rear-I/O) im Allgemeinen in PXI-Systemen eingesetzt werden, wobei sie die zusätzlichen Trigger- und Synchronisations-Funktionen natürlich nicht nutzen können. Das CPU-Modul sitzt bei PXI-Systemen im Slot ganz links.

Das Bild zeigt eine Reihe möglicher Bauformen von CompactPCI und PXI (Standard 3 HE CompactPCI, PXI-1, PXI-H/Hybrid und PXIe/PXI-Express).

Bei der neue Bus-Topologie PCI-Express ist die Übertragung der Daten nicht mehr parallel sondern seriell und erreicht Geschwindigkeiten bis in den Gbit/s-Bereich je Richtung.

• Serielle Punkt-zu-Punkt-Verbindung entsteht durch sogenannte Lanes, die jeweils aus zwei unidirektionalen Leitungspaaren besteht, bei der eine für das Senden und die andere zum Empfangen von Daten zuständig ist.
• Das Signal ist praktisch gleichstromfrei und basiert auf einer relativ geringen Spannung. Dies verhindert ein magnetische Störung nahe beieinander laufender Leitungen.
• PCI-Express Versionen: x1 (1 Lane), x2, x4 bis hin zu x16 (16 Lanes). Das Maximum an Lanes liegt bei 32.
• PCI-Express x1 soll in Zukunft den bisherigen PCI-Slot ablösen und besitzt, samt Stromversorgung, Steuer-, Daten- und Adressbus, genau 36 Pins.
• Der PCI-Express-Bus besitzt eine Grundfrequenz von 2,5 GHz, was bei einer seriellen Verbindung (nur ein Bit gleichzeitig übertragbar) einer maximalen Übertragungsrate von 2,5 Gbit/s entspricht. Es gibt jedoch eine kleine Einschränkung:
• Beim Senden und Empfangen verwendet der Bus das 8B/10B-Codierverfahren. Dies ist notwendig, damit sich Sender und Empfänger bei jeder Datenübertragung synchronisieren können. Die üblicherweise 8 bit lange Information wird für diesen Zweck auf 10 bit erweitert. Nachteil: 25%Overhead-Anteil, der die Nutzdatenrate auf "nur" 2 Gbit/s in beide Richtungen auf einer Lane beschränkt.
• Über eine PCI-Express x1-Schnittstelle können somit 250 MB/s in jede Richtung oder zusammen 500 MB/s an Daten übertragen werden - knapp das Vierfache gegenüber dem herkömmlichen 32 bit PCI (max. 133 MB/s).
• Bei 16 Lanes können dann bis zu 4 Gbit/s an Daten gleichzeitig hin- und zurückgesendet werden.

• PMC oder PCI Mezzanine Card ist eine weitere, sehr kompakte, industrielle Bauform für PCI-Bus-Komponenten. PMC wird vor allem in Embedded-Systemen mit Single-Board-Computern eingesetzt.
• Mit PC/104+ (PC/104-Plus) ist der PCI-Bus auch in das bisher ISA-basierende PC/104-System eingeführt worden. PC/104 und PC/104+ sind Standards, bei denen einzelnen Module im "Stapel" direkt und ohne zusätzliche Backplane übereinander montiert werden. Die Module haben eine Größe von 90,17 mm x 95,89 mm. Die Bezeichnung 104 leitet sich von Anzahl der Anschlusspins des Modul-Steckers ab.